## 以太网 10GBASE-R FEC 处理的过程介绍 ### 发送侧 第一步： 处理流程始于从 PCS 接收连续的 64B/66B 码块。每个 66B 码块包含 2 比特的同步头（Sync Header）和 64 比特的载荷。同步头的值固定为 01（数据块）或 10（控制块）。BASE-R FEC 的第一个关键创新在于同步头压缩 1 。它利用了同步头两位比特始终相反的特性（一位是另一位的取反），仅保留第二位比特，并将其作为   转码比特（Transcode bit, T-bit）。第一位比特则被丢弃。通过这种方式，每个 66B 码块被转换为一个 65 比特的字，从而为 FEC 校验位腾出了宝贵的带宽，每 32 个 66B 码块就能节省出 32 比特。 第二歩： 为了进一步保证传输信号的直流平衡和频谱特性，标准规定了一个额外的扰码步骤。生成的 T-bit 需要与对应 64B 码块载荷中的第 8 个比特（data bit 8）进行异或（XOR）操作 。可以打破 T-bit 可能出现的长连 0或长连1序列 第三歩： 经过上述处理后，32 个 65 比特的字被聚合成一个 2080 比特的消息块。接着，编码器对这个 2080 比特的消息块进行计算，生成 32 比特的奇偶校验位。 将生成的 32 比特校验位附加到 2080 比特的消息块之后，形成一个完整的 2112 比特 FEC 块。 第四歩： 最后为了确保整个 FEC 块在信道上传输时DC均衡，整个 2112 比特的 FEC 块还需要经过扰码器的进行加扰处理，然后才被送往 PMA 子层进行串行化和发送。

视频信息

答案文本 复制

视频字幕 复制

以太网 10GBASE-R FEC 是一种前向纠错技术，用于提高高速以太网传输的可靠性。发送侧的处理流程包含四个关键步骤：首先是同步头压缩，将66比特码块压缩为65比特；然后进行T-bit扰码处理；接着执行FEC编码生成校验位；最后对整个FEC块进行扰码处理后发送到PMA子层。 第一步是同步头压缩。每个66比特码块包含2比特同步头和64比特载荷。同步头的值为01表示数据块，或10表示控制块。关键创新在于利用同步头两位比特始终相反的特性，仅保留第二位比特作为转码比特T-bit，丢弃第一位比特。通过这种方式，每个66比特码块被转换为65比特的字，为FEC校验位腾出宝贵带宽。 第二步是T-bit扰码处理。为了进一步保证传输信号的直流平衡和频谱特性，生成的T-bit需要与对应64比特码块载荷中的第8个比特进行异或运算。这个扰码步骤可以有效打破T-bit可能出现的长连0或长连1序列，从而改善信号的传输特性。 第三步是FEC编码。首先将32个经过处理的65比特字聚合成一个2080比特的消息块。然后编码器对这个消息块进行计算，生成32比特的奇偶校验位。最后将生成的32比特校验位附加到2080比特的消息块之后，形成一个完整的2112比特FEC块，为数据传输提供错误检测和纠正能力。 第四步是最终扰码与发送。为了确保整个2112比特的FEC块在信道上传输时保持直流均衡，需要对FEC块进行最终的扰码处理。扰码后的数据被送往PMA子层进行串行化和发送。至此，以太网10GBASE-R FEC发送侧的全部处理流程完成，数据已经准备好在物理信道上进行可靠传输。