处理流程始于从 PCS 接收连续的 64B/66B 码块。每个 66B 码块包含 2 比特的同步头(Sync Header)和 64 比特的载荷。同步头的值固定为 01(数据块)或 10(控制块)。BASE-R FEC 的第一个关键创新在于同步头压缩 1 。它利用了同步头两位比特始终相反的特性(一位是另一位的取反),仅保留第二位比特,并将其作为   转码比特(Transcode bit, T-bit)。第一位比特则被丢弃。通过这种方式,每个 66B 码块被转换为一个 65 比特的字,从而为 FEC 校验位腾出了宝贵的带宽,每 32 个 66B 码块就能节省出 32 比特。 把这个过程按数据流的方式讲述出来

视频信息